'

Типовые логические устройства ЭВМ

Понравилась презентация – покажи это...





Слайд 0

_______id381 г. Мурманск, гимназия№4 Автор: Иващенко Андрей, 10А класс Типовые логические устройства ЭВМ


Слайд 1

_______id381 г. Мурманск, гимназия№4 Типовые логические устройства ЭВМ Сумматоры Полусумматоры Триггеры Счетчики Регистры Шифраторы Дешифраторы


Слайд 2

_______id381 г. Мурманск, гимназия№4 Двоичными сумматорами называют логические устройства, выполняющие операцию сложения двух чисел, представленных в двоичном коде. Сумматор является основным узлом арифметико-логического устройства ЭВМ и служит для суммирования чисел посредством поразрядного сложения. Двоичные сумматоры


Слайд 3

_______id381 г. Мурманск, гимназия№4 Последовательные или одноразрядные Последовательные сумматоры строятся на основе одноразрядной суммирующей схемы. В таких устройствах сложение двух чисел производится поразрядно, последовательно во времени. Двоичные сумматоры


Слайд 4

_______id381 г. Мурманск, гимназия№4 Одноразрядный полусумматор Одноразрядный двоичный сумматор на два входа и два выхода называется одноразрядным полусумматором. Одноразрядные сумматоры


Слайд 5

_______id381 г. Мурманск, гимназия№4 A B P S A – первый входной сигнал B – второй входной сигнал P – перенос результата S – вывод суммы Одноразрядные полусумматоры


Слайд 6

_______id381 г. Мурманск, гимназия№4 В двоичной системе сложение двух двоичных чисел осуществляется по правилу, описанному в таблице. Из данной таблици видно, что перенос Р осуществляется по правилу P(A,B)=A&B Одноразрядные полусумматоры


Слайд 7

_______id381 г. Мурманск, гимназия№4 Формулу для S можно вывести с помощью СДНФ используя таблицу истинности. Одноразрядные полусумматоры


Слайд 8

_______id381 г. Мурманск, гимназия№4 Для построения функциональной схемы воспользуемся первым результатом, т. к. в ней требуется для выполнения меньшее количество операций. Получаем общую схему и формулу одноразрядного полусумматора: Одноразрядные полусумматоры


Слайд 9

_______id381 г. Мурманск, гимназия№4 0 0 0 0 0 1 0 02+02=002 0 0 A B


Слайд 10

_______id381 г. Мурманск, гимназия№4 1 0 1 0 0 1 1 02+12=012 0 1 A B


Слайд 11

_______id381 г. Мурманск, гимназия№4 1 0 1 0 0 1 1 12+02=012 1 0 A B


Слайд 12

_______id381 г. Мурманск, гимназия№4 1 1 1 1 1 0 0 12+12=102 1 1 A B


Слайд 13

_______id381 г. Мурманск, гимназия№4 Одноразрядные полусумматоры Из таблицы видно, что значения на выходах соответствуют значениям суммы и переноса правила сложения двоичных чисел


Слайд 14

_______id381 г. Мурманск, гимназия№4 Полный одноразрядный сумматор Одноразрядный двоичный сумматор на три входа и два выхода называется полным одноразрядным сумматором. Полные одноразрядные сумматоры


Слайд 15

_______id381 г. Мурманск, гимназия№4 A – первый вход B – второй вход P – третий вход Q – перенос результата S – вывод суммы Полные одноразрядные сумматоры


Слайд 16

_______id381 г. Мурманск, гимназия№4 Принцип действия: Через вход A и B сумматор воспринимает двоичные цифры (слагаемые в данном разряде), через вход P - двоичную цифру – перенос из младшего разряда. На выход S сумматор выдает сумму в данном разряде, на выход Q – значение переноса в старший разряд Полные одноразрядные сумматоры


Слайд 17

_______id381 г. Мурманск, гимназия№4 Полные одноразрядные сумматоры По данной в таблице схеме осуществляется сложение в полных одноразрядных сумматорах. Построим СДНФ для Q(A,B,P) и S(A,B,P):


Слайд 18

_______id381 г. Мурманск, гимназия№4 Полные одноразрядные сумматоры


Слайд 19

_______id381 г. Мурманск, гимназия№4 Полные одноразрядные сумматоры


Слайд 20

_______id381 г. Мурманск, гимназия№4 Получаем структурные формулы и строим функциональную схему одноразрядного сумматора на три входа Полные одноразрядные сумматоры


Слайд 21

_______id381 г. Мурманск, гимназия№4 Полные одноразрядные сумматоры 1 & & & & 1 1 & A B P Q S


Слайд 22

_______id381 г. Мурманск, гимназия№4 Параллельные или многоразрядные Параллельные сумматоры комбинационного типа представляют собой композиции одноразрядных суммирующих схем, причем обработка чисел в таких устройствах осуществляется одновременно во всех разрядах. Параллельные многоразрядные сумматоры


Слайд 23

_______id381 г. Мурманск, гимназия№4 Параллельные многоразрядные сумматоры предназначены для одновременного суммирования двух многоразрядных чисел и характеризуются различными способами передачи сигналов переноса от младших разрядов сумматора к старшим. Параллельные многоразрядные сумматоры


Слайд 24

_______id381 г. Мурманск, гимназия№4 Простейшими из параллельных сумматоров (ПС) являются ПС с последовательной передачей сигналов переноса . На входы каждой одноразрядной схемы сумматора поступают два слагаемых и перенос из предыдущего разряда. Сигнал переноса, образованный в младшем разряде, распространяется последовательно по цепям переноса к старшим разрядам. Время распространения переноса определяется суммарной задержкой этих цепей. Параллельные многоразрядные сумматоры


Слайд 25

_______id381 г. Мурманск, гимназия№4 Параллельные многоразрядные сумматоры


Слайд 26

_______id381 г. Мурманск, гимназия№4 Быстродействие сумматора при сложении двух n-разрядных чисел характеризуется временем суммирования, которое в наихудшем случае равно ts=(n-1) tP + tis где tis, tP - задержки формирования одноразрядным сумматором суммы и переноса соответственно. Следовательно, сумматоры с последовательным переносом обладают низким быстродействием. С целью повышения быстродействия (сокращения времени сложения) применяются сумматоры с одновременным переносом. Параллельные многоразрядные сумматоры


Слайд 27

_______id381 г. Мурманск, гимназия№4 Серьезным недостатком сумматоров с одновременным переносом является значительный рост аппаратурных затрат при построении схем межразрядных переносов. Поэтому на практике применяют метод построения сумматоров с комбинированным переносом. Параллельные многоразрядные сумматоры


Слайд 28

_______id381 г. Мурманск, гимназия№4 В сумматорах с комбинированным переносом полные одноразрядные сумматоры объединяются в группы. Внутри группы, как правило, осуществляется одновременный перенос. Между группами перенос может быть как последовательный, так и одновременный. На рисунке в качестве примера приведена схема 16-разрядного двоичного сумматора с комбинированным переносом на базе четырехразрядных схем сумматоров АЛУ (микросхем ИПЗ). Здесь внутри групп организован одновременный перенос, между группами - последовательный. Параллельные многоразрядные сумматоры


Слайд 29

_______id381 г. Мурманск, гимназия№4 Для удобства построения сумматоров с одновременным переносом в ряде серий микросхем логические функции, формирующие переносы, реализуются в виде отдельной микросхемы. Параллельные многоразрядные сумматоры


Слайд 30

_______id381 г. Мурманск, гимназия№4 Литература «Логика в информатике» Лыскова В, Ракитина Е, Москва, ЛБЗ, 2006 «Информатика» учебник + задачник Есипов А, Санкт-Петербург, Наука и техника, 2001 «Информатика 10-11» Шауцукова Л, Москва, Просвещение, 2000


×

HTML:





Ссылка: