'

Разработка контроллера межсистемной коммутации для перспективных систем на основе МЦСТ-4R

Понравилась презентация – покажи это...





Слайд 0

Разработка контроллера межсистемной коммутации для перспективных систем на основе МЦСТ-4R Абдуразаков М., 713 группа МФТИ Научный руководитель: Черепанов С.А.


Слайд 1

Недостатки контроллера в модуле МЦСТ-4R Искажения сигнала frame вызывают критические ситуации, не покрытые CRC Буфер повтора с таймером удаляет пакеты раньше получения вторичного запроса на повтор Наличие Sequence Number удлиняет пакет и сокращает пропускную способность Store&Forward Flow Control – полная промежуточная буферизация пакетов при получении увеличивает задержки


Слайд 2

Постановка задачи Спроектировать контроллер, удовлетворяющий следующим требованиям: Отсутствие сигнала frame Более совершенная схема восстановления Исключение Sequence Number из структуры пакета Уменьшение задержек Совместимость с предыдущими реализациями МЦСТ-4R


Слайд 3

Соответствие МЦСТ-4R Постановка задачи маршрутный физический Пакеты 4 типов 23 бит 57 бит 80 бит 539 бит Параллельная передача 36 битных фитов канальный Разработка нового контроллера канального уровня удовлетворяющего поставленным требованиям Функции: Прием и передача Преобразование единиц данных Управление потоком Обеспечение надежности передачи VC0 VC1, VC2 VC3 Сетевые уровни


Слайд 4

Store&Forward Cut-through Уменьшение задержек Протокол контроллера Общий принцип передачи пакетов Разбиение больших пакетов на части с возможностью сквозной пересылки частей пакета приемнику без предварительной буферизации пакета в целом


Слайд 5

Кредитование Подтверждения получения данных Sequence Number, не передаваемый с каждым флитом Повторная отправка сообщений при ошибке CRC для детектирования ошибок Протокол контроллера Процедуры управления потоком


Слайд 6

Протокол контроллера Флиты 72 бита: Типы пакетов Кредиты Формат протокольных единиц данных


Слайд 7

Распределение пакетов по 60 битам в payload 9 23 битные по 2.5 57 битные по 1 80 битные в 2 539 битные в 9 Протокол контроллера Формат протокольных единиц данных


Слайд 8

Структура контроллера


Слайд 9

коммутатор Структура контроллера Кодирование флита Повтор Управление потоком Управление повтором Флит управления потоком Отправить флит управления потоком Декодирование флита Физический уровень буферы


Слайд 10

Схема восстановления


Слайд 11

Схема восстановления


Слайд 12

Типы контрольных флитов


Слайд 13

Распределение задержек на модельной нагрузке для разных типов пакетов


Слайд 14

Результаты Разработано Verilog-описание нового контроллера обеспечивающего Отсутствие сигнала frame – флиты одного размера Эффективная схема восстановления – обеспечение полной защиты всем данным Отсутствие Sequence Number в каждом флите – увеличение пропускной способности Применение Cut-through вместо Store&Forward – уменьшение задержек Проведены тесты, подтверждающие работоспособность Измерены задержки в тестах на модели нагрузки Площадь синтезированного контроллера 0,25мм2


Слайд 15

СПАСИБО!


×

HTML:





Ссылка: