'

Архитектура контроллера STM32

Понравилась презентация – покажи это...





Слайд 0

Архитектура контроллера STM32


Слайд 1

Особенности 32-разрядное ядро (до 72 МГц) Малое энергопотребление USB 2.0 FS (до 12 Мбит/с) 3xSPI (до 18 Мбит/с) 3xАЦП 12-бит (1 МГц) Флеш-память 512 Кбайт


Слайд 2

Архитектура


Слайд 3

Периферия 5x USART 4,5Мбит/с 3x SPI 18МГц master/slave, SD/MMC 2x I2C (до 400 кГц) 4x 16-разрядных таймеров 2x ШИМ-таймеров 3x АЦП до 21 канала с 12-разрядным разрешением и временем выборки 1мкс. 2x ЦАП двухканальный 12-разрядный. 2x I2S master/slave с частотой выборки от 8 до 48кГц. SDIO-интерфейс для SD(Secure Digital), SDIO(Secure Digital Input/Output) и MMC (Multi-Media Card). CAN (2.0B) USB 2.0 FS (до 12 Мбит/с) до 12 каналов ПДП


Слайд 4

Энергопотребление 30 мА (RUN mode) 14.4 мА (SLEEP mode) 14 мкА (STOP mode) 2мкА (Standby mode)


Слайд 5

Системы безопасности 2x сторожевых таймера Мониторинг: напряжения источника питания внешнего кварцевого генератора


Слайд 6

Применение


×

HTML:





Ссылка: