'

Проектирование системной панели для вычислительного комплекса «Эльбрус-3М1»

Понравилась презентация – покажи это...





Слайд 0

Проектирование системной панели для вычислительного комплекса «Эльбрус-3М1» Воробушков Василий Владимирович Руководитель: Каре Юлий Анатольевич Московский физико-технический институт (ГУ) ЗАО «МЦСТ»


Слайд 1

Цель работы Создание системной панели для вычислительный комплекса «Эльбрус-3М1», являющегося двухпроцессорной вычислительной системой, на базе микропроцессоров «Эльбрус» Основываясь на опыте предыдущих разработок устранить обнаруженные ранее недостатки системной панели.


Слайд 2

Основные проблемы предыдущей конструкции системной панели Перекрестные помехи Большое количество межсоединений Высокая плотность трассировки и монтажа Недостаточное пространство для размещения всех компонентов и сигнальных шин Сохранение целостности сигнала и большое количество брака Процессоры установлены в отдельных ячейках Кодозависимые ошибки Одновременно переключающиеся сигналы в ПЛИС (SSO) Большое время доступа при обращении двух процессоров к памяти Малая скорость работы памяти Не возможность трассировки памяти согласно спецификации Разделенные контроллеры памяти


Слайд 3

Методы решения проблем Переход к конструктиву EATX Размещение всех компонентов на одной плате Уменьшение перекрестных помех Размещение процессоров на самой системной панели Улучшение целостности сигналов Переход на ПЛИС Altera Stratix2 EP2S130F1508C3. Уменьшение эффекта одновременно переключающихся сигналов в ПЛИС (SSO) Переход от системы с четырьмя контроллерами к системе с тремя контроллерами Уменьшение количества межсоединений Компоновка контроллеров памяти в одной микросхеме Переход к памяти с интерфейсом DDR2 с частой 200МГц Уменьшение времени доступа при обращение двух процессоров Использование 4 каналов памяти с двумя слотами памяти на каждом канале возможность установить до 8 модулей памяти DDR2 суммарным объемом до 8Гбайт


Слайд 4

Структурная схема панели ПЭ3М1


Слайд 5

Структурная схема центральной части панели ПЭ3М1 Неразделенные контроллеры памяти Уменьшено количество межсоединений Используются более скоростные контроллеры памяти стандарта DDR2


Слайд 6

Маршрут проектирования Структурная схема Принципиальная схема Трассировка печатной платы Моделирование Подготовка к производству Visio 2003 (Microsoft) Design Capture (Mentor Graphics) Expedition PCB (Mentor Graphics) HyperLynx (Mentor Graphics) CAM 350 (DownStream Technologies) AutoCAD (Autodesk)


Слайд 7

Используемые стандарты. IPC standards A Server System Infrastructure (SSI) Specification version 3-61 DDR2 SDRAM SPECIFICATION revision JESD79-2A PCI Local Bus Specification revision 2.2


Слайд 8

Структура слоев Сигнальные слои разделены сплошными слоями металлизации Рядом с каждым сигнальным слоем есть сплошной слой земли Минимизированы пересечения сигнальных линий с разрезами в сплошных слоях металлизации


Слайд 9

Конструктивно-технологические ограничения (5-й класс точности)


Слайд 10

Основные используемые технологические нормы.


Слайд 11

Внешний вид панели ПЭ3М1


Слайд 12

Моделирование Перекрестные помехи Согласованность линий DDR2 CPU-DCU


Слайд 13

Внешний вид вычислителя вид сверху, без верхней крышки вид спереди, дверцы открыты вид сзади


Слайд 14

Результаты работы


×

HTML:





Ссылка: